EPI: plan Common Platform, actualización del roadmap y otras novedades

EPI (European Processor Initiative) ya lleva casi un año de actividad y está dando sus frutos. Durante ese tiempo, el consorcio ha presentado varios diseños arquitectónicos a la Comisión Europea y ahora está listo para mostrar su hoja de ruta actualizada al público. Todo gracias a los 27 socios participantes de los 10 países europeos implicados y el duro trabajando para librar a la UE de la dependencia tecnológica que actualmente sufre el sector HPC.

Entre las novedades está el plan para la plataforma común o Common Platform del proyecto EPI, una actualización de la hoja de ruta que ya mostré hace un tiempo en este mismo blog, y también me gustaría poner la atención en otras novedades destacables de este interesante proyecto.

Actualización de la hoja de ruta de EPI

hoja de ruta

Si lo recuerdas, en la anterior hoja de ruta aparecía hasta la 2º Generación de la microarquitectura, es decir, Rhea (1º Gen) y Chronos (2º Gen), pero ahora se ha mostrado el siguiente paso a partir de 2024, que será la 3º Generación del procesador de propósito general que aún no tiene nombre público.

Los detalles que descubre esta nueva hoja de ruta son:

1º Gen

La primera generación se tiene el codename Rhea, un procesador de propósito general (GPP) que incluirá una micrarquitectura basada en ARM denominada ZEUS y prototipos de los aceleradores de alta eficiencia energética basados en RISC-V (EPAC) en forma de tiles, es decir, una matriz tipo MPPA (Massively Parallel Processor Array), FPGA embebido (eFPGA) y motor de cifrado por hardware en un ASIC con fines de seguridad.

Estos chips Reha se integrarán tanto en plataformas de prueba como estaciones de trabajo y en supercomputadoras para validar que funcionan adecuadamente tras su producción. Además, se usarán para desarrollar las interfaces de software necesarias. Esta será la base experimental de los futuros desarrollos hacia la HPC de Exaescala y futuros diseños para la industria del automóvil.

El sistema operativo empleado será, por supuesto, GNU/Linux, y los compiladores GNU GCC y LLVM, con bibliotecas específicas para HPC, IA, Edge computing, y automoción. Los programas compilados harán uso de la interfaz OpenMP para el multiprocesamiento aprovechando los GPPs y aceleradores. Se hará uso también del proyecto OpenBMC.

Para armonizar el entorno heterogéneo con un enfoque común, se está llevando a cabo la Common Platform (CP) de EPI, una plataforma común que aún está en un estado de desarrollo temprano, pero que incluirá las especificaciones de arquitectura global (hardware y software), metodología de diseño común y enfoque global para la administración de energía y seguridad para el futuro.

malla Rhea

En el caso de Rhea, se organizará en torno a una red de malla 2D (2D-mesh) en un chip, es decir, una NoC (Network-on-Chip). En este caso, servirá de nexo de conexión para interconectar los núcleos ARM de propósito general con los tiles que se usan como aceleradores. Además, es la columna vertebral entre los cores IP y el sistema de E/S, es decir, también comunicará la unidad de procesamiento con la memoria principal y otros elementos externos.

Serán producidos entre 2021 y 2022 con nodo de 6 nm, una tecnología avanzada de fabricación que posiblemente provenga de TSMC (Taiwan Semiconductor Manufacturing Corp.), ya que SiPearl es una fabless. Aunque es algo que no me han confirmado, pero al asegurar que se fabricaría en Asia y que no usarían la tecnología de empaquetamiento 2.5D de Intel, por descarte queda la CoWoS (Chip-on-Wafer-on-Substrate) de TSMC (Taiwan Semiconductor Manufacturing Corp).

Por cierto, aunque esto no se especifique en la NdP, decir que no debes confundir un multicore con un manycore o MPPA. En el primer caso se integran dos, cuatro, ocho,… núcleos, mientras que en el segundo caso el número de núcleos crece para sumar algunas decenas o cientos en algunos casos.

2º Gen

Se llamará Chronos y aparecería entre 2022 y 2023, con nuevos aceleradores denominados Titan. Usando lo aprendido con Rhea para seguir evolucionando estos procesadores. Estos se comenzarán a usar en supercomputadoras y para la industria del automóvil (Edge-HPC). En este caso, se actualizaría la tecnología de fabricación a un nodo de 5 nm.

3º Gen

A partir de 2024 llegaría la 3º Generación de los procesadores de propósito general de la que no se me han dado detalles aún. Pero iré comentando novedades conforme vaya sabiendo más.

Si me facilitan die shots de los primeros engineering samples o cuando se comience la producción a mayor escala, os los enseñaré. Eso y conocer algunos esquemas o diagramas de la microarquitectura sería algo muy interesante por lo que que ya les he preguntado, pero aún están en una fase temprana del desarrollo.

Más información

Puedes consultar más información en otros de los artículos que he redactado relacionados con este tema, como estos:

O también visitar las páginas webs oficiales de interés:

Fuentes

NdP original

Isaac

Apasionado de la computación y la tecnología en general. Siempre intentando desaprender para apreHender.

Deja un comentario

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

A %d blogueros les gusta esto:

Si continuas utilizando este sitio aceptas el uso de cookies. más información

Los ajustes de cookies de esta web están configurados para "permitir cookies" y así ofrecerte la mejor experiencia de navegación posible. Si sigues utilizando esta web sin cambiar tus ajustes de cookies o haces clic en "Aceptar" estarás dando tu consentimiento a esto.

Cerrar