Emulador RISC-V: una buena herramienta de aprendizaje
En artículos previos he comentado sobre RISC-V, y también sobre multitud de herramientas y recursos que puedes usar para trabajar
Read More
RISC-V
RISC-V. OpenCores.org. Microarquitectura. ISA. Microprocesador. CPU.
EPI (European Processor Initiative) completa con éxito la fase 1
El proyecto EPI (European Processor Initiative) ha completado con éxito la primera fase en estos tres años de vida (2018-2021).
Read More
James Prior of SiFive: Exclusive interview for AT
New exclusive interview with James Prior for the blog AT. He is the Head of Global Communications for SiFive, a
Read More
James Prior de SiFive: Entrevista exclusiva para AT
Nueva entrevista exclusiva con James Prior para el blog AT. Él es el Jefe de Comunicaciones Globales de SiFive, una
Read More
¡Feliz II cumpleaños De-RISC!
Si lees frecuentemente este blog seguro que ya sabes qué es el proyecto De-RISC., cuyo objetivo es crear la primera
Read More
xv6: un sistema operativo simple para RISC-V
Si lo recuerdas, hace un tiempo publiqué un artículo sobre algunos recursos que podías usar para trabajar con RISC-V, y
Read More
EPI EPAC 1.0: las primeras muestras de chip han sido entregadas
EPI (European Processor Initiative) sigue dando pasos en el camino hacia la no dependencia europea en el ámbito de la
Read More
QEMU: Cómo emular RISC-V en Linux
A diferencia de un software de virtualización como VirtualBox, que emplea la propia arquitectura de la máquina anfitriona, con QEMU
Read More
SiPearl abre su segunda filial internacional en España
SiPearl continúa avanzando hacia la culminación del diseño del microprocesador que equiparán los supercomputadores de exaescala de los centros de
Read More
EPI: EPAC1.0 Test Chip lanzado para fabricación
La European Processor Initiative (EPI) ha comunicado otro nuevo hito en su proyecto para crear el microprocesador europeo para ayudar
Read More