RISC-V: Rhea el primer microprocesador europeo fruto de EPI

Europa busca la soberanía tecnológica, que falta le hace. Tras el veto tecnológico de Donald Trump a China, las cosas no parecen haber cambiado demasiado. Ahora GitHub (propiedad de Microsoft) ha bloqueado las cuentas a todos los desarrolladores de países sancionados por Estados Unidos. Este tipo de guerras tecnológicas son clave para las actuales geopolíticas que rigen el mundo. Por eso, la no dependencia tecnológica es vital para Europa para evitar hipotéticas situaciones como esta.

En este artículo de la serie RISC-V os intentaré acercar a la tecnología que hay tras el proyecto EPI (European Processor Initiative). Aunque quiero dejar claro que el proyecto EPI no está íntegramente basado en la ISA RISC-V, pero he querido incluirlo en esta serie al tener relación directa con ella…

¿Quién está detrás de EPI?

Resumiendo EPI es una iniciativa comunitaria para crear un microprocesador de propósito general para el ámbito de HPC, los coches autónomos y edge computing. Además, busca desarrollar también un acelerador basado en RISC-V para potenciar las grandes supercomputadoras destinadas a la investigación. Igualmente piensan en otros sectores de cara al futuro, como la IA, industira aeroespacial, y Big Data cuando sean económicamente viables.

No podemos depender de EE.UU. y otros países por los peligros que eso supone ante posibles bloqueos o vetos tecnológicos como los acontecidos recientemente o la imposición de backdoors ocultos (tano en software como en hardware) que comprometan la seguridad de los sistemas.

Para que eso sea viable cuentan con la coordinacion de la empresa tecnológica francesa Atos, y con el apoyo de 26 socios de toda Europa. Concretamente están participando 10 países entre los que se encuentra España. Algunos de los socios destacados son Infineon, BSC, SemiDynamics, ETH Zürich, STMicroelectronics, BMW Group, etc.

España, y más concretamente el BSC (Barcelona Supercomputer Center), perteneciente a la RES (Red Española de Supercomputación), con su supercomputador Marenostrum, será uno de los pilares esenciales del proyecto EPI. Serán los líderes del acelerador basado en RISC-V y algoritmos de IA, que junto a la CPU ARM serán la base del futuro microprocesador. Para que eso sea posible, contarán con 7.000.000€ del total del dinero destinado al proyecto.

El acelerador mejorará el rendimiento de cálculo para ciertas operaciones matemáticas sirviéndose de algunos de los módulos aportados por la ISA RISC-V. El acelerador disparará los FLOPS gracias a que no se tendrá que ejecutar una instrucción para, por ejemplo, multiplicar cada elemento de la una matriz, sino que lo podrá hacer en una sola instrucción. Eso significa que trabajará de forma vectorial.

Más sobre el acelerador y la CPU

La CPU ARM-based será un chip tipo MPPA (Massively Parallel Processor Array), es decir, cientos o miles de núcleos integrados en un mismo chip junto con memoria. Cada uno de ellos es simple, pero en conjunto pueden tener una capacidad de cálculo importante. En esto también echará una manita la empresa francesa Kalray y Menta (FPGA).

MPPA le permite al acelerador entrar dentro de la categoría MIMD dentro de la Taxonomía de Flynn. Es decir, que puede ejecutar múltiples instrucciones sobre múltiples datos a la vez. Además, parece que para el diseño de la propia CPU de propósito general (no para el acelerador), los ingenieros de EPI incorporarán capacidades de procesamiento vectorial con extensiones de instrucciones SVE (Scalable Vector Extensions).

Eso también aumentará las capacidades de cómputo de la ARMv8 en la que se basará el microprocesador de propósito general. De hecho, es probable que usen las SVE2 y TME (Transaccional Memory Extensions), la nueva generación de esta extensión pensado para HPC. Todo ello orientado a mejorar el rendimiento para software paralelo, tan demandado en las supercomputadoras de uso científico.

El acelerador para HPC basado en RISC-V y denominado EPAC, e integrará los módulos de la ISA necesarios para mejorar el rendimiento de cálculo matemático para aplicaciones científicas. Concretamente se centrará en la aceleración para IA, con una unidad de aprendizaje profundo.

Aún se desonoce la cantidad de núcleos de propósito general y de aceleración que se integrarán, pero parece que Rhea podría tener el 80% de tiles de procesamiento basadas en ARM y un 20% en RISC-V. Veremos si con el tiempo eso va cambiando en favor de RISC-V… Se ha asumido ARM como ISA principal simplemente debido a su madurez, tanto de software como de hardware, pero las miradas están puestas más allá como comentaré un poco más adelante.

Presupuesto, recursos y obstáculos a superar

El presupuesto y los recursos no son ilimitados ni mucho menos. Además, no pueden comenzar desde cero teniendo en cuenta la cantidad de dinero invertido en el desarrollo de otras microarquitecturas con las que deben competir y todos los años de desarrollo que tienen tras sus espaldas la competencia. Por eso han tomado una base sólida como es ARM. También se servirán del trabajo de RISC-V para el acelerador.

En cuanto al apartado económico, cuentan con un presupuesto de 80 millones de euros. Y se están armando con personal cualificado, en parte, proveniente de Silicon Valley.

Obstáculos

Viendo estas cifras y detalles es probable que pienses que es algo sencillo y que lo tienen fácil, pero lo cierto es que lo tienen bastante complicado. Y aquí es donde doy mi humilde opinión. Bien… ¿por dónde comienzo?

• Base: todos conocemos las ventajas de ARM, pero también es verdad que los chips basados en estos núcleos IP para HPC no dan rendimientos competitivos si los comparamos con otros productos como POWER, EPYC, Xeon, SPARC, o el uso de plataformas heterogéneas con GPGPUs, etc. Bien es cierto que tienen una relación rendimiento / eficiencia energética muy buenos. Pero para la supercomputación se necesita algo más que eso. También es cierto que, al ser núcleos bastante sencillos de tipo RISC, y que ocupan una mínima superficie en el dado, se podría integrar gran cantidad de núcleos (tile, véase manycore) en cada die sin afectar demasiado al yield, al coste de producción ni al consumo y disipación de calor. Será interesante apreciar el rendimiento final de estos chips en comparación con, por ejemplo, los ThunderX de Marvell.
• Acelerador: por eso precisamente se está buscando acelerar el rendimiento con una nueva microarquitectura basada en la ISA RISC-V para extraer más FLOPS. Ya he dicho en numerosas ocasiones que se trata de una arquitectura modular, por lo que podrán ir agregando los repertorios de instrucciones que necesiten para el acelerador sin tener que crear una circuitería demasiado compleja para un soporte total de la ISA completa. Algo muy positivo que encuentro en RISC-V. Será toto un reto ver cómo se comporta esta ISA de código abierto en la supercomputación…
• Presupuesto: aunque parezca que 80 millones son demasiados para la mayoría de nosotros, este tipo de proyectos necesita de gran cantidad de recursos, investigación y desarrollo. No es tan elevado si lo comparamos con otros presupuestos. Si los comparas con los 150.000 millones de dólares, que tiene China para su industria semiconductora, comenzarás a ver que la cifra no es para nada elevada. Además, buscarán más capital privado para hacer crecer esos 80M. Aunque confío en el talento e ingenio del personal que estará trabajando en el proyecto y espero que sea todo un éxito y nos den una sorpresa. ¿Quién sabe? 😉 Y en esta misma dirección va uno de los comentarios de Valero: «Debemos demostrar a Europa que lo sabemos hacer para que luego haya más dinero«.
• Personal cualificado: en Europa nos sobra talento, eso es cierto. Pero también lo es que muchos de los europeos con mayor talento se han marchado a Silicon Valley, puesto que los sueldos que van a cobrar allí son bastante superiores a los que podrían tener aquí. Esa consecuencia directa de la política ha hecho que poder conseguir al personal adecuado no sea nada sencillo. Philippe Notton, líder de EPI, pronostica que en 2030 se podría contar con un ecosistema donde trabajarían 3000 ingenieros e investigadores. De hecho, en el BSC se estima que empleará a unos 40 o 50 personas trabajando en RISC-V en Barcelona. Mateo Valero, director de BSC ha comentado también la complejidad para conseguir al personal: «No es fácil encontrar los perfiles porque muchos de los diseñadores de arquitectura de computadoras, como pasa también con la inteligencia artificial, se van a Silicon Valley porque allí cobran tres o cuatro veces más.». A pesar de eso, ya han conseguido atraer a 3 cerebros fugados a California, junto con otros.
• ARM Holding ¿solo una transición?: aunque ARM ha sido británica, ya no lo es. Actualmente ha pasado a manos niponas. Japón es la actual propietaria y eso implica volver a pecar en usar tecnología extraeuropea aunque, repito, ARM ha sido una de las joyas de la tecnología europea hasta no hace mucho. SoftBank la compró por 28.950 millones de euros un mes después del referendum del Brexit. Por cierto, si me permites un chiste geek, decir que Europa ha conseguido lo que nadie pensaba: que ARM y RISC-V estén del mismo lado… (véase mi artículo donde explico esto) Personalmente me gustaría que se sustituyera ARM en un futuro por una micrarquitectura propia basada en RISC-V.

Mateo Valero, director del BSC dijo a un medio que «Fue matador que Europa permitiera que se vendiera esta tecnología.» – El Pais.

• Menos dependencia es el futuro: a colación de lo anterior, decir que se está estudiando muy seriamente eso. Poder sustituir ARM por una microarquitectura íntegramente basada en RISC-V. De hecho, el 6% de los 223 millones de euros para el supercomputador español MareNostrum 5, que el BSC tendrá en 2020, estarán destinados a investigación sobre esta ISA open-source. El objetivo de esos 13 millones es demostrar que puede ser viable para el futuro de Europa el poder plantearse no depender de ARM con un núcleo IP 100% Europeo. Por otro lado, no olvies que aun así, se siguen empleando algunas tecnologías como PCI Express que no son europeas…

Roadmap

Ya se han dado algunos pasos en el camino hacia la meta. Por ejemplo, se ha creado una startup llamada SiPearl bajo la que podrán registrar la propiedad intelectual de los diseños que nazcan bajo EPI. 2021 es la fecha marcada para tener la primera generación del chip. Es decir, tienen unos intensos meses de desarrollo y largos periodos de testaje por delante. El primer microprocesador en aparecer será el de propósito general pensado para supercomputación.

Su nombre será Rhea, y combina un procesador de propósito general basado en ARM junto con un acelerador (co-procesador vectorial) basado en RISC-V como ya he insinuado. Y desde el propio BSC se espera que 2025 sea el año en el que podrían hacer el cambio de los actuales procesadores americanos por los nuevos europeos. Espero ver en esas fechas un Marenostrum basado en un procesador fruto del esfuerzo de Europa.

Rhea es una diosa de la mitología griega. Diosa de la fertilidad y la naturaleza femenina. Esposa de Cronos.

El microprocesador Rhea se basa en chiplets, es decir, a un diseño similar al usado por IBM POWER o AMD EPYC, donde no solo se integra un dado en el empaquetado, sino varios. Junto con los chips de procesamiento se implementarán también chips de memoria de alto ancho de banda (tipo HBM) para alimentar a los chips de datos e instrucciones más rápidamente, reduciendo la latencia en los accesos.

Por cierto, me van a hacer llegar desde EPI las novedades que se vayan dando, así que podré comentar todo lo más interesante a través de este blog. Y también confirmo que Philippe Notton me ha confirmado que no habrá microprocesadores EPI para la informática de consumo.

Philippe Notton se reunirá mensualmente con la Comisión Europea para informar de la evolución del procesador y así llevar un seguimiento por parte del gobierno. Eso es debido a la importancia y necesidad que tiene Europa para no depender tecnológicamente de otros países y conseguir desarrollar su propio ecosistema de supercomputación y datos independiente. De hecho, en junio de 2019 ya se presentó en Bruselas el primer diseño de la arquitectura tras un trabajo silencioso de medio año.

En cuanto al siguiente paso de EPI, podría llegar entre 2022 y 2023. Su nombre es Cronos y estará pensado para ofrecer una gran capacidad de cómputo a un bajo consumo energético eficiente (embedded supercomputing). Se usará para supercomputación, en su versión de mayor consumo y rendimiento, y otra versión más modesta y económica para vehículos.

Especialmente interesado en él está el grupo BMW, aunque espero que otros fabricantes europeos también puedan unirse o utilizarlo en el futuro… Un chip Chornos de 15W podría comandar una serie de sensores necesarios para el control de este tipo de coches autónomos y gestionará el control basándose en algoritmos de inteligencia artificial. Para eso necesita una buena capacidad de procesamiento. Aunque la verdadera bestia del procesamiento sería su hermano mayor perteneciente a la familia Cronos y para supercomputación. Se piensa en una máquina de 10.000 procesadores en paralelo con un consumo de 20 MW.

Por último, la 3º Gen del microprocesador se ha establecido en la hoja de ruta para 2024, aunque aún no conocemos detalles de él…

Más información – PDF

Manufactura

Aunque el diseño es 100% europeo, SiPearl es una fabless, es decir, carece de fábricas. Por tanto, los diseños deberán ser enviados a foundries y fábricas de ensamblaje de PCBs para producirlos. Por eso la fabricación, muy a mi pesar (y espero que cambie en el futuro), no se hará en Europa. Las fábricas se encuentran en Asia, en países como Taiwán y Corea.

Parece que Notton ha insinuado que no usarán la tecnología de Intel de empaquetado, por lo que eso deja claro algo sobre Rhea. Y es que el chip estará basado en un empaquetado 2.5D y actualmente existen dos implementaciones de esta tecnología para procesadores high-end. Una es la EMIB (Embedded Multi-die Interconnect Bridge) de Intel y la otra es CoWoS (Chip-on-Wafer-on-Substrate) de TSMC (Taiwan Semiconductor Manufacturing Corp). Teniendo en cuenta lo dicho y los países donde será fabricado, podemos asegurar que Rhea será manufacturado por TSMC, uno de los líderes actuales en cuanto a fabricación de chips.

Se ha filtrado que el primer diseño del SoC contaría con 72 núcleos ARM, de 4-6 controladores de memoria con soporte para DDR5, memoria HBM2E, y el acelerador RISC-V llamado EPAC. El procesador estaría fabricado en nodo de 7nm en TSMC.

TSMC ha fabricado chips para Intel, NVIDIA, Mediatek, Apple, Qualcomm, también lo hace para AMD aportándole ese nodo de 7nm que tantas ventajas le está dando, especialmente en HPC. Junto con Samsung, GlobalFoundries y la propia Intel, está a la cabeza de la fabricación de semiconductores, por lo que es un socio interesante…

Y, aunque no han dado detalles, pienso que es probable que en Corea se ensamble los datos producidos en TSMC en el package correspondiente. No siempre los chips se producen y empaquetan en el mismo lugar, prueba de ello la tenéis por ejemplo en los AMD, que estaba producidos en fábricas de norteamerica y Dresde (Alemania), pero tenían la inscripción «Assembled in Malaysia«.

Además, como europeo me siento orgulloso de este tipo de proyectos comunitarios y deseo que pronto de sus frutos. Y ojalá pueda seguir contando muchas más novedades sobre EPI…