eProcessor: interesante proyecto europeo basado en RISC-V y liderado por el BSC

BSC está liderando un interesante proyecto que supondrá otro gran paso adelante hacia la independencia tecnológica de Europa. Se trata del primer ecosistema full-stack europeo de código abierto cuyo pilar central es una nueva CPU basada en la ISA RISC-V, con un núcleo OoOE (Out of Order Execution o ejecución fuera de orden), 100% europeo y especialmente diseñado para el sector HPC.

De esa forma, el BSC aportará su experiencia en diseño de IPs en HDL, emulación con FPGA, evaluación y herramientas para el proyecto eProcessor. Un proyecto con ‘e’ de europeo, extensible, energéticamente eficiente, energético, embebido, extensible, y al que personalmente agregaría también la e de extraordinaria noticia…

Además del BSC, también están implicados en este proyecto otros miembros como la Universidad Tecnológica de Chalmers, la Foundation for Research and Technology Hellas, Universita degli Studi di Roma La Sapienza, Cortus, Christmann Informationstechnik, Universität Bielefeld, Extoll GmbH, Thales y Exapsys. Y contará con el respaldo de EuroHPC JU.

La idea del proyeto eProcessor es abordar las arquitecturas de sistemas a exaescala europeos para sectores HPC, el desarrollo de tecnologías de HW/SW de código abierto y hechas en la UE, facilitar la emulación en FPGA, e implementar componentes de hardware europeos en ASICs.

Por supuesto, gracias a este proyecto se contribuirá a:

  • Diseño del núcleo RISC-V de alto rendimiento y eficiencia energética para su implementación en un ASIC single-core y de doble núcleo con enlace coherente off-chip.
  • Diseño de un acelerador vectorial también basado en RISC-V para alto rendimiento.
  • Exploración de cargas de trabajo tradicionales de HPC, como HPDA, así como cargas de trabajo de aplicaciones de inteligencia artificial (IA) y bioinformática.

Objetivos de eProcessor

eProcessor diagrama
Fuente: BSC

eProcessor tiene como objetivo el diseño y construcción de un nuevo microprocesador fuera de orden de código abierto, para disponer de un primer ecosistema full-stack europeo basado en este núcleo RISC-V. Y, como he indicado anteriormente, la tecnología será extensible (fácil de agregar componentes on-chip o fuera de él), eficiente (bajo consumo, combinando técnicas de diseño de microarquitecturas y electrónica de bajo consumo), y para escala extrema (alto rendimiento).

Para ello, se está aplicando la investigación de vanguardia, usando co-diseño de SW/HW para lograr un rendimiento sostenido del procesador y del sistema para las cargas de trabajo HPC y HPDA de precisión mixta y dispersa. Por tanto, abarcarán la pila completa, desde las aplicaciones, sistema operativo, y herramientas, hasta la CPU y los aceleradores de hardware.

La tecnología

El núcleo RISC-V será un diseño avanzado OoO con estructuras de memoria en el propio chip que serán bastante innovadoras y flexibles, con la unidad de gestión de memoria integrada y funciones de tolerancia a fallos.

Además, para completar el ecosistema, la tecnología desarrollada también incluirá:

  • Aplicaciones HPC convencionales para problemas de computación científica basados en álgebra lineal y métodos numéricos con estructuras de datos densas y dispersas de la suite de benchmarking NAS entre otras.
  • HPDA-AI (High Performance Data Analytics), es decir, para análisis de datos de alto rendimiento usando bibliotecas de aprendizaje profundo en este caso (European Distributed Deep Learning Library o EDDLL). Este tipo de aplicaciones afectarán a áreas críticas, como los estudios de medicina hasta el reconocimiento de imágenes.
  • HPDA-Bioinformatics centradas en pipelines procesamiento genómico de alto rendimiento, alineación de secuencias y coincidencia de patrones.
  • Rutimes y compiladores que admiten dominios HPC y HPDA en la capa de software del sistema al enfocarse en los principales frameworks de programación usados en estos dominios. Por ejemplo, OpenMP (computación paralela), Spark (HPDA y bioinformática), y Tensorflow (IA).
  • Herramientas de rendimiento y optimización para brindar información de las aplicaciones y ayudar en la extracción del máximo rendimiento y eficiencia.
  • Sistema operativo basado en Linux y de código abierto. Ampliará una plataforma ya existente, y pretenderá minimizar los gastos generales, así como proporcionar una ejecución consistente.
  • Explorar opciones para unidades funcionales en el chip específicas para computación de alto rendimiento convencional y emergentes,  coprocesadores, y aceleradores vectoriales fuera del chip.
  • Habilitar un SoC multinúcleo con enlaces coherentes para los procesadores o aceleradores off-chip.
  • Dos tapeouts en silicio: una implementación de un solo núcleo y otra multinúcleo. Ambas con la CPU OoOE RISC-V de código abierto.
  • En colaboración con el proyecto MareNostrum Experimental Exascale Platform (MEEP), también emulación por FPGA para permitir el desarrollo temprano de software y validación previa al silicio.
  • Ampliación de la infraestructura del proyecto LEGaTO mediante la producción de un PCB para el eProcessor que sea compatible con LEGaTO.

Isaac

Apasionado de la computación y la tecnología en general. Siempre intentando desaprender para apreHender.

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

A %d blogueros les gusta esto:

Si continuas utilizando este sitio aceptas el uso de cookies. más información

Los ajustes de cookies de esta web están configurados para "permitir cookies" y así ofrecerte la mejor experiencia de navegación posible. Si sigues utilizando esta web sin cambiar tus ajustes de cookies o haces clic en "Aceptar" estarás dando tu consentimiento a esto.

Cerrar