DeRISC Project: entrevista exclusiva para AT

Hoy me complace especialmente compartir esta entrevista con DeRISC Project. Un joven proyecto que surge bajo el paraguas de H2020. Es decir, bajo el marco de investigación e innovación de la Unión Europea. En este caso, para el desarrollo de sistemas computacionales para la industria aeroespacial.

Sin duda, otro pequeño paso hacia una Europa menos dependiente tecnológicamente. Y desde aquí solo me queda esperar que sea tan solo un paso más, y no el único. Desearle un futuro brillante, e invitarte a seguir leyendo la entrevista completa para descubrir más sobre este proyecto con mucho sabor español…

Bandera de Europa

Architecnología: ¿Cómo surge De-RISC Project?

DeRISC Project: De-RISC es el proyecto resultante de la necesidad de encontrar tecnologías abiertas (hardware y software) para los mercados del espacio y la aviación que no se ven afectados por las restricciones a la exportación. El paso a naves espaciales de menor costo, que también se está produciendo, requiere aprovechar las tecnologías utilizadas en otros mercados de gran volumen, lo que alimenta la necesidad de pasar a las arquitecturas presentes en estos mercados comerciales más grandes. Además, en los últimos años se está haciendo muy popular una arquitectura de conjunto de instrucciones de código abierto (ISA) llamada RISC-V, que está atrayendo la atención de muchas empresas e instituciones de investigación en el ámbito aeroespacial y otros mercados de gran volumen. RISC-V resuelve la necesidad en estos mercados ofreciendo una oportunidad única de desarrollar productos basados en la UE para los dominios de la aviación y el espacio sin depender de tecnología o licencias externas.
El consorcio de De-RISC identificó esta oportunidad e inició este proyecto cuyo objetivo es introducir una plataforma de hardware y software basada en el RISC-V ISA.

AT: Vuestro objetivo son los sistemas críticos, como los de aviación y espaciales. ¿Cuál está siendo el mayor reto al que os enfrentáis?

DRP: De hecho, los sistemas críticos presentan un desafío particular, principalmente en la adopción de tecnología basada en el RISC-V en la industria espacial. Técnicamente, el reto más importante está relacionado con lograr el comportamiento previsible que requieren los sistemas espaciales críticos cuando se utilizan arquitecturas potentes con muchos procesadores (lo que se denomina sistemas multinúcleo), como es el caso de la plataforma informática desarrollada en el proyecto. Este es el principal obstáculo que dificulta la calificación del equipo y los programas informáticos para cumplir las normas aeroespaciales.

AT: Trabajáis con IP cores de la sueca Cobham Gaisler. Si no recuerdo mal, los LEON desarrollados para la ESA usaban la ISA SPARC V8… Pero eso ha cambiado en los nuevos NOEL-V. ¿Cómo ha contribuido el carácter abierto de RISC-V en temas como la seguridad y otros factores clave para los sistemas críticos?

DRP: La naturaleza abierta del RISC-V es lo que permitirá a la industria espacial dar un giro a los desarrollos en campos como la seguridad. La apertura y transparencia que ofrece el RISC-V, proporciona mejoras ad-hoc más fáciles o modificaciones para la seguridad, ya que la información detallada ya está disponible. Esto evita la necesidad de diseñar todo desde cero y, en consecuencia, aumenta la reutilización y reduce los recursos, el tiempo y la complejidad necesarios para diseñar sistemas seguros y fiables. El RISC-V ISA también tiene un conjunto muy completo de mecanismos de seguridad basados en anillos de privilegio, protección de la memoria física, interrupciones en modo de usuario y manejo de excepciones. Además, esta ISA abierta también está respaldado por grandes empresas de tecnología que son miembros de la Fundación RISC-V, algo que vuelve a poner de relieve los requisitos de seguridad que ofrece RISC-V.

AT: ¿En qué se basa la colaboración con el BSC?

DRP: Basándose en su experiencia en la validación de sistemas embebidos y de alto rendimiento, el BSC dirige la definición de la estrategia de validación, contribuye a la validación del hardware y dirige la evaluación de la idoneidad de la plataforma en múltiples dominios, asegurando la robustez y la observabilidad al HW. Además, proporcionan una tecnología clave para aumentar la previsibilidad temporal de la arquitectura multinúcleo, preservando al mismo tiempo el alto rendimiento, lo que constituye un gran desafío como hemos mencionado anteriormente.

AT: XtratuM, de fentISS, está especialmente diseñado para sistemas Real-Time embebidos basados en SPARC y ARM. ¿Cómo se está realizando el port para RISC-V? Es decir, ¿tenéis algún tipo de feedback con fentISS, lo estáis haciendo vosotros solos,…?

DRP: El diseño modular de XtratuM permite cambiar la arquitectura del procesador, por lo que la adaptación a RISC-V se hace de manera similar a la adaptación a cualquier otra arquitectura.
fentISS está continuamente informando al consorcio del progreso del porteo a través de las reuniones mensuales regulares y está en contacto permanente con Cobham Gaisler para resolver los problemas técnicos que suelen surgir. fentISS ha trabajado duro durante los últimos meses en el porteo por lo que actualmente tenemos un prototipo funcionando en la última versión de NOEL-V en la placa FPGA KCU105 de Xilinx Kintex Ultrascale. Planeamos mostrar algunas demostraciones en los próximos eventos.

sector aeroespacial

AT: XtratuM, al ser un hipervisor bare-metal se elimina la necesidad de un sistema operativo host, una capa menos. ¿Responde esto a cuestiones de fiabilidad o solo por rendimiento?

DRP: El propósito principal de XtratuM no es aumentar el rendimiento, sino garantizar la no interferencia de diferentes aplicaciones que se ejecutan en la misma computadora, lo cual es esencial en los sistemas críticos de seguridad. Una de las ventajas de XtratuM, en comparación con otras soluciones, es que su alto nivel de optimización garantiza una penalización mínima del rendimiento que se paga para alcanzar niveles más altos de criticidad. Además de eso, XtratuM permite utilizar diferentes «sistemas operativos invitados» en la parte superior. Uno puede tener una aplicación que ejecute nuestro sistema operativo LithOS compatible con ARINC-653 para implementar funciones críticas, mientras que otras aplicaciones pueden ejecutar Linux para funciones menos críticas.

AT: El hipervisor tendrá una app modular de Thales Research & Technology. ¿Cuál es el fin de dicha app? Y los sistemas operativos guests ¿de qué tipo serán? ¿Real-Time Linux con apps para TM/TC?

DRP: Como en cualquier proyecto financiado por la Comisión Europea, se requiere un caso de uso para validar la tecnología desarrollada desde el punto de vista del usuario. Este es el objetivo principal de los tres casos de uso que se aplicarán eventualmente en el proyecto. Los tres casos de uso validarán las características del procesador NOEL-V y XtratuM XNG: una ejecución de bajo nivel de referencia, el marco LVCUGEN y una Plataforma de Comando y Manejo de Datos.
El primer caso de uso a desarrollar será la ejecución de puntos de referencia de bajo nivel tanto, la ejecución en metal desnudo como XNG XRE (XtratuM Runtime Environment, un sistema mínimo para ejecutar aplicaciones sin sistema operativo invitado). Este caso de uso validará la funcionalidad básica de la arquitectura y proporcionará una simple estimación del rendimiento para comparar el rendimiento de la arquitectura con otras soluciones disponibles en el mercado. Los diversos niveles de estas aplicaciones de referencia incluirán la comprobación del cumplimiento de las normas RISC-V, algunas de las cuales proporcionan puntuaciones de rendimiento de valor único, y la evaluación del impacto de la jerarquía de memoria y los recursos de hardware compartidos en los requisitos de seguridad y protección.
El segundo caso de utilización será la pila de programas informáticos para satélites de a bordo, que utilizará el marco LVCUGEN. LVCUGEN es un marco genérico a bordo desarrollado por el Centro Nacional de Estudios Espaciales de Francia (CNES) utilizando XtratuM y LithOS. El propósito de este marco es proporcionar funciones comunes a bordo que sean reutilizables para diferentes misiones a fin de reducir al mínimo el esfuerzo de integración del satélite y facilitar las actividades de ensayo. A través de LVCUGEN, las particiones críticas que realizan las operaciones típicas de un satélite (como las comunicaciones tierra-satélite, el posicionamiento, el control de la misión, etc.) y las particiones no críticas que realizan el cálculo de la carga útil, como la compresión de imágenes.
El último caso de uso será un subsistema de mando y manejo de datos. La aplicación TM/TC (telemetría y telemando) ofrece la oportunidad de una amplia gama de características de procesamiento, ejerciendo el entorno del procesador y el software de manera completa. Este caso de uso consiste en un modelado simplificado de la plataforma del satélite: la función de telemando y telemetría del satélite; la gestión de dispositivos periféricos genéricos; la gestión de transferencias de archivos de gran tamaño; y la ejecución del código heredado del Star Tracker. Esta plataforma se ha utilizado anteriormente en otros proyectos para evaluar el uso de procesadores multinúcleo en el contexto de constelaciones de mini y micro satélites utilizando un SoC GR740 y una versión anterior de XtratuM. Una vez adaptada a la plataforma De-RISC, podremos comparar el rendimiento de ambas soluciones.
Estos casos de uso aeroespacial se ejecutarán como parte del proyecto De-RISC para evaluar las propiedades de seguridad y protección de la plataforma del proyecto de hardware+software.

hipervisor DeRISC Project

Algunos aviones conocidos usan CPUs algo antiguas, como el Intel i960MX del F-22 Raptor, o el Motorola 68020 del Dassault Rafale, el Radstone PowerPC-4 del europeo EF-2000 (Eurofighter), el F-35 CIP con su PowerPC G4, PowerPC G3 del Rafale-18, o el Intel 80286 del Boeing 737 MAX, Motorola 68000 del Airbus A320, etc. En satélites y rovers de exploración ocurre algo similar, por ejemplo, puedes encontrar un PowerPC 750 de 200Mhz, con 256MB de RAM, y 2GB de flash, en el Rover Compute Elements de Marte. Por cierto, éstos elementos del Rover están alimentados por una batería nuclear capaz de producir 110W para alimentar a los dos elementos de cómputo redundantes que tiene este robot.

AT: Si tampoco estoy muy equivocado, los sistemas de satélites, rovers, y naves, usaban procesadores muy primitivos endurecidos contra radiación (RH), con años de longevidad y probados (supongo que por temas de fiabilidad). Por ejemplo, el Z80, RCA 1802, 8085, 8086, RAD 750 (PowerPC 750), Mongoose-V (MIPS R3000), etc. Nada que ver con el cine y los avanzados sistemas de abordo que se pueden ver en ciertas películas de ciencia ficción. En cambio, RISC-V es una ISA muy joven, y los SoCs de Cobham Gaisler también. ¿Cuál es la clave para conseguir un sistema fiable para este tipo de aplicaciones? Supongo que será una mezcla entre simplificar al máximo todos los sistemas y subsistemas, implementación de sistemas tolerantes a fallos, y test, test y más test.

DRP: El principal problema que enfrenta la electrónica en el espacio es la falta de tolerancia a la radiación que está presente en el ambiente espacial. Esto dificulta el aumento de la densidad del silicio utilizado a bordo y es la razón para utilizar arquitecturas de procesadores más antiguas en comparación con las arquitecturas utilizadas en las aplicaciones terrestres. Sin embargo, la tecnología de hardware desarrollada por Cobham Gaisler en sus MPSoC basados en LEON, y en los más modernos NOEL-V, está aumentando rápidamente el rendimiento de los procesadores para aplicaciones espaciales. Los procesadores LEON tienen ya un importante patrimonio espacial en misiones de perfiles muy diferentes (es decir, LEO, GEO o espacio profundo) y han demostrado la madurez de la tecnología. NOEL-V irá un paso más allá y garantizará una sólida hoja de ruta para la tecnología de hardware de la empresa.
La segunda parte de la respuesta está efectivamente relacionada con la necesidad de cumplir con las normas de calificación del hardware y el software para disminuir el riesgo asociado a las nuevas tecnologías. El estándar desarrollado en Europa es el ECSS (Cooperación Europea para la Normalización Espacial), y cubre todo un desarrollo para el espacio, incluyendo la robustez del hardware y el software, la seguridad y la protección. Para cumplir con esta norma, el proyecto cuenta con un conjunto de tareas de validación que asegurarán el nivel de calidad adecuado para la plataforma del proyecto. Estas tareas incluyen pruebas funcionales específicas para validar cada una de las características del XtratuM, pruebas de rendimiento basadas en microparámetros para evaluar el rendimiento y los casos de potencia, así como puntos de referencia regulares, y los casos de uso para la evaluación de los indicadores clave de rendimiento (KPI).

AT: Es fantástico ver el interés cada vez más creciente de RISC-V. Por ejemplo, hace un tiempo leí una noticia sobre un proyecto basado en RISC-V para ir a Venus. Si se puede adelantar algo… ¿conocéis ya alguna importante misión espacial, o futura aplicación, en la que se empleará vuestro trabajo?

DRP: Es demasiado pronto para determinar el futuro uso comercial del De-RISC. Ya hemos presentado nuestra iniciativa a algunas agencias espaciales nacionales que han recibido buena retroalimentación e interés al respecto. Sin embargo, las nuevas tecnologías requieren períodos de tiempo relativamente largos para volar en una misión. Los especialistas de la ESA prevén de 1 a 3 años para la adopción de RISC-V en FPGAs rad-duras y entre 3 y 8 para la adopción en núcleos SoC de ASICs Rad-hardened (endurecido contra radiación). Anticipamos que las primeras misiones estarán relacionadas con los nuevos minisatélites espaciales que pueden tolerar de alguna manera niveles de calidad más bajos y demandar un tiempo de comercialización más corto.

hardware, plataforma DeRISC

AT: Entiendo que el hecho de que Europa perdiese a ARM fue un duro golpe. Parece que el mundo se está volviendo algo más hostil, con las restricciones y guerras tecnológicas que hemos conocido últimamente. Eso unido a la seria dependencia que tiene Europa de EE.UU. y China, especialmente en hardware, es un problema. Horizon 2020 está intentando revertir ese problema. ¿Cómo veis el panorama tecnológico europeo a medio plazo?

DRP: La Comisión Europea ha estado dando pasos hacia la independencia tecnológica de Europa durante mucho tiempo. Un ejemplo de ello es precisamente De-RISC, donde el consorcio colabora en el desarrollo de esa independencia tecnológica de los EE.UU. o China tanto en hardware como en software. Gracias a este tipo de proyectos y a la iniciativa de la Comisión Europea de encontrar soluciones dentro de las fronteras europeas, Europa podrá ser absolutamente independiente a largo plazo y las razones para elegir una u otra tecnología dependerán de otros factores.

AT: Hace un tiempo, Andrew Waterman me confirmó por email que RISC-V tenía la intención de trasladarse a Suiza. Un movimiento clave para evitar ciertas restricciones. Ahora RISC-V ha supuesto casi una salvación para el hardware del Viejo Continente, y base de algunos interesantes proyectos europeos como el vuestro o el acelerador del proyecto EPI. En vuestro caso, el objetivo es sustituir sistemas de tecnología extranjera por tecnología europea. ¿Cómo habéis vivido todas estas guerras y movimientos?

DRP: Las grandes empresas europeas han sido progresivamente más sensibles a las restricciones a la exportación de los Estados Unidos o a las dificultades para acceder a la tecnología china. Por otra parte, las agencias europeas (ESA, CNES, DLR, ASI,…) y la Comisión Europea han sido muy conscientes del problema durante años, pero una política europea común es a menudo relegada por los países por otros intereses nacionales. En los casos particulares de las tecnologías que preocupan a De-RISC, la dependencia de los EE.UU. es muy acusada. En cuanto al hardware, esfuerzos como De-RISC, y otros, intentan mantenerse, pero se necesitaría un enfoque más unificado para progresar más rápidamente en la no dependencia europea.

AT: Y por último. ¿De-RISC Project solo se limitará a proyectos aeroespaciales o también tenéis planeado ir más allá?

DRP: El objetivo principal de De-RISC son los mercados del espacio y de la aviación y, durante la duración del proyecto, el consorcio no se centrará en otros mercados. Sin embargo, la tecnología desarrollada en el marco de De-RISC puede ser aplicable a otros mercados críticos para la seguridad, como el automotriz, el ferroviario, el energético o el médico. Los socios del proyecto estarán atentos a las oportunidades que se presenten en esos mercados adyacentes una vez finalizado el proyecto.

AT: ¡Gracias! ¡Y buena suerte!

Isaac

Apasionado de la computación y la tecnología en general. Siempre intentando desaprender para apreHender.

Deja una respuesta

Tu dirección de correo electrónico no será publicada. Los campos obligatorios están marcados con *

A %d blogueros les gusta esto:

Si continuas utilizando este sitio aceptas el uso de cookies. más información

Los ajustes de cookies de esta web están configurados para "permitir cookies" y así ofrecerte la mejor experiencia de navegación posible. Si sigues utilizando esta web sin cambiar tus ajustes de cookies o haces clic en "Aceptar" estarás dando tu consentimiento a esto.

Cerrar